近来，PCI-SIG正式发布PCIe 8.0规范，将数据传输速率推高至256GT/s，再次完结带宽翻倍，这无疑是PCIe技能开展进程中的又一里程碑。

从串行总线改造到每秒256GT的速度打破，PCIe技能用20余年时刻重构核算机数据传输格式。在现在的技能矩阵中，PCIe凭仗其特性优势与共同定位，不只是衔接主板与各类扩展卡的桥梁，更在数据中心、云核算、高功能核算等范畴肩负着数据高速流通的重担。

回忆这一开展进程，一系列值得沉思的问题闪现：

PCIe技能怎么历经二十余载风雨洗礼，在迭代之路上一路狂飙？

PCIe在很多专用互联技能的冲击下，怎么占有职业中心位置？

站在技能改造的十字路口，PCIe又将怎么打破枷锁、迭代演进，为未来核算架构拓荒全新的幻想空间？

尤其是在高速互联技能不断演进的当下，咱们需求深化分析PCIe的开展头绪，及其共同定位与鸿沟，探寻其间的答案。

从PCI到PCIe，打破传统互联枷锁

PCIe全称为Peripheral Component Interconnect Express，开端由Intel在2001年提出，是一种高速串行核算机扩展总线规范，用于衔接主板和高速外围设备，后续交由PCI-SIG（PCI特别爱好安排）认证后，该规范被命名为“PCI-Express”，简称“PCIe”，旨在代替旧的PCI、PCI-X和AGP总线规范。

在PCIe诞生之前，核算机首要依赖于并行总线技能进行内部数据传输。最具代表性的并行总线技能是PCI（Peripheral Component Interconnect）。PCI总线在1992年由Intel推出，旨在处理前期ISA和VLB总线的速度和兼容性问题。PCI总线可以支撑多个设备同享数据途径，最大带宽为133 MB/s，这在其时现已十分高效。

但是，跟着核算机硬件功能的不断进步，PCI总线的约束性逐步闪现。并行传输办法导致信号衰减严峻，时钟同步变得困难，约束了传输速度的进一步进步。这些要素推进了对PCIe新式总线技能的需求。

图源：FMS

作为现代核算渠道的中心互联技能，PCIe凭仗串行总线架构完结了对传统PCI并行总线的全面改造。相较于并行传输形式，PCIe经过三大中心特性打破了传统技能的约束：

串行通讯机制：以串行传输代替并行架构，从物理层削减信号搅扰，明显进步数据传输功率与有用间隔；

点对点衔接规划：每个外设经过独立链路直接对接根复合体，消除总线竞赛瓶颈，完结数据传输的直接性与高效性；

可扩展带宽才能：支撑经过通道（Lane）数量线性扩展带宽，灵敏匹配不同设备的功能需求。

这些技能特性不只为显卡、存储设备、网卡等外设供给了远超传统PCI的传输带宽与更低推延，更经过高效资源调度下降体系占用，成为支撑今世核算机硬件高速互联的中心技能柱石，深刻影响着整个核算体系的架构规划与功能优化方向。

图源：信维智算

跟着PCIe技能的不断开展和运用，至今已历经多代迭代晋级，已开展为现代核算机硬件互联的中心技能，精准适配了今世核算渠道对带宽继续增加的需求, 其会员公司数量截止2024年12月已达1000家。

速率狂飙20年：PCIe 1.0到8.0的迭代之路

自2003年发布首个版别以来，PCIe开展至今现已从开端的1.0晋级到了8.0，阅历了屡次重要迭代，数据传输速率和功能不断进步。

首要咱们介绍一下PCIe规范的演进前史以及各代PCIe规范之间的首要差异：

PCIe 1.0：

串行互联起点，2.5GT/s敞开总线改造

作为PCI Express技能的首个规范，PCIe 1.0于2003年由PCI-SIG正式推出，标志着从传统PCI总线向串行互联架构的转型。

PCIe 1.0单通道传输速率为2.5GT/s，选用8b/10b编码，单通道带宽约250MB/s。相较于并行PCI总线，PCIe 1.0经过点对点串行链路规划，大幅下降了信号搅扰，进步了数据传输的稳定性与功率。这一带宽远超PCI，总线的速度得到了明显进步。

2005年推出的PCIe 1.1版别对规范细节进行弄清与优化，未改动中心速率，为后续迭代奠定了兼容性根底，成为前期显卡、网卡等外设的干流衔接规范。

PCIe 2.0：速率翻倍与兼容性接连

跟着技能的前进，2007年头PCIe 2.0正式发布。

PCIe 2.0在PCIe 1.x的根底上完结了传输功能的跨越式进步，每通道速率从2.5GT/s翻倍至5GT/s，单通道带宽进步至500MB/s，x16装备下总吞吐量达8 GB/s。

PCIe 2.0规范在技能上接连了串行链路架构，经过优化信号完好性规划（如增强发射端预加剧），在坚持与前代设备彻底向后兼容的一起，满意了高清显卡、高速存储等外设对带宽增加的需求。

这一版别的遍及推进了消费电子与服务器范畴的硬件晋级，成为PCIe技能从起步走向老练的要害节点。

PCIe 3.0：

CTLE技能为高功能显卡与SSD铺路

2010年11月，几经推延的PCIe 3.0规范正式发布，标志着PCIe技能进入高效传输新阶段。该版别完结了每通道8GT/s的传输速率，单通道带宽进步至约1GB/s，一起开端运用更高效的128b/130b编码计划来优化传输功率，并坚持了与PCIe 2.0在软件及机械接口上的彻底兼容。

为支撑高频传输需求，PCIe 3.0引进接纳端接连时刻线性均衡（CTLE）等先进信号处理技能，合作发送器去加剧机制与接纳器均衡规划，有用补偿高频信号衰减，明显进步了信号完好性。此外，其经过协议栈优化下降传输推延，并晋级电源管理机制完结精细化功耗操控，可一起满意移动设备与数据中心的能效需求。

作为2010年代消费级与企业级硬件的干流互联规范，PCIe 3.0为高功能显卡、SSD等设备供给了足够带宽支撑，推进了核算渠道功能的全体跃升。

PCIe 4.0：解锁NVMe SSD满速潜能，

推进消费级商场遍及

2017年，PCIe 4.0规范面世，完结了传输速率的再次翻倍，每通道速率达16GT/s，单通道带宽约2GB/s，编码计划接连高效的128b/130b格式。一起，技能上接连前代信号完好性优化思路，经过增强均衡算法与时钟同步机制，合作计时器扩展通道规划的规划，有用优化长间隔信号传输稳定性，为高速率下的链路可靠性供给中心支撑。

作为首个全面支撑NVMe SSD满速运转的PCIe版别，PCIe 4.0的高带宽才能明显开释了存储功能潜力，一起为高功能核算、数据中心AI加快等场景的高带宽需求供给了要害支撑。该规范由AMD锐龙3000系列CPU首要大规划选用，凭仗对前代设备的彻底向后兼容性完结滑润过渡，快速推进其在消费级与企业级商场的遍及，成为衔接SSD、GPU等高速外设的中心互联规范。

PCIe 5.0：

三大技能改造，中心功能继续进步

自PCIe 4.0推出后，技能迭代节奏明显加快。

图源：PCI-SIG

PCI-SIG于2019年5月正式发布PCIe 5.0规范，在坚持与前代技能向后兼容的根底上，完结传输速率的翻倍进步，到达32GT/s，单通道带宽进步至约4GB/s，经过x16装备可完结128GB/s的吞吐量，足以支撑数据中心400GE网络的高速传输需求。

作为PCIe 4.0的扩展性晋级，PCIe 圆桌动漫辛巴在线观看5.0接连了老练的技能结构，选用与前代相同的Tx/Rx测验办法及依据“眼睛”宽度和高度的接纳器应力颤动校准机制，仅经过针对性的电气优化完结功能跃升。

PCIe 5.0中心技能改造体现在三方面：

新增均衡旁路形式，支撑从 2.5 GT/s 直接切换至 32 GT/s 的链路练习，大幅缩短设备初始化时刻，为高速链路均衡测验供给高效途径；

经过通道裕度调整和信号均衡技能的优化，有用下降长间隔传输的信号丢失，进步链路稳定性；

在速率进步的一起完结推延下降，合作低功耗规划，完美适配人工智能、机器学习等数据密集型作业负载的功能需求。

全体而言，PCIe 5.0的规范演进聚集于中心功能进步，仅在信号完好性增强和高速传输支撑等要害范畴进行针对性调整，以最小化的技能改动完结了传输功率的跨越式进步。

PCIe 6.0：从头界说数据传输功率鸿沟

2022年1月，PCI-SIG正式发布PCIe 6.0规范，标志着高速互联技能进入全新开展阶段。

作为PCIe技能演进中的里程碑版别，PCIe 6.0初次引进脉冲幅度调制 PAM4信号编码，在坚持信道带宽不变的前提下，完结了传输速率的翻倍打破，单通道数据速率进步至64GT/s，对应单通道带宽达8GB/s，经过x16装备可供给256GB/s的总吞吐量，足以支撑数据中心800GE网络的高速传输需求。

图源：PCI-SIG官网

PCIe 6.0的中心技能改造体现在物理层晋级、逻辑层改造以及兼容性与可靠性等多维度的优化：

物理层晋级：选用PAM4调制技能代替传统NRZ编码，经过四电平信号传输完结相同符号率下的带宽翻倍，一起引进前向纠错（FEC）机制，有用补偿高速传输中的信号损耗，保证数据完好性；

逻辑层改造：引进流量操控单元（FLIT）编码，将数据封装为固定巨细的256B传输单元，代替前代的128B/130B编码和DLLP开支，明显进步业务层数据包（TLP）的传输功率；

兼容性与可靠性：接连向后兼容规划，一起经过Retimer信号重构、动态链路均衡调校等技能优化，在进步速率的一起下降推延，保证多设备在树型拓扑中完结高效通讯。

这些技能晋级使PCIe 6.0完美适配AI练习、机器学习、云核算、超大规划数据中心等新式场景的高带宽需求，为5G、高端存储、视觉核算等范畴的开展供给了中心支撑。

作为一场重构硬件通讯规矩的技能改造，PCIe 6.0以64 GT/s的高速功能，进一步稳固了其在核算机体系互联中的中心位置，从头界说了硬件设备间数据传输的功率鸿沟。

PCIe 7.0：经过光学重定时器打破传输约束

2024年，PCI-SIG安排现已发布了PCIe 7.0规范。

PCIe 7.0接连了历代版别的功能跃升途径，在PCIe 6.0根底上完结带宽翻倍，每通道传输速率进步至128GT/s，x16通道双向带宽可达512GB/s，单通道带宽约16GB/s，进一步满意数据中心与AI运用的极致功能需求。

图源：PCI-SIG官网

技能上，PCIe 7.0沿袭PCIe 6.0的PAM4调制与FLIT形式下的1b/1b编码计划，并坚持对前代规范的向下兼容性。

依据PCI-SIG规划，该规范将在草案阶段要点优化信道参数与能效水平，正本规范于2025年完结拟定，将于2027年完结预发布测验 (Pre-FYI)。

图源：PCI-SIG官网

值得重视的是，PCIe 7.0有望引进光学衔接计划以增强长间隔传输功能，而职业普遍认为其全面遍及或将推延至2028年左右。这一晋级将为高速互联技能注入新动能，继续支撑数据密集型场景的开展需求。

除了发布规范之外，PCI-SIG 还宣告了新的光纤互连规范修订，以完结更高的PCIe技能功能。“光学感知重定时器工程改变告诉 (ECN)”修订了PCIe 6.4规范和新的PCIe 7.0规范，纳入了依据PCIe重定时器的处理计划，然后供给了首个经过光纤完结PCIe技能的职业规范化办法。估计该技能将首要运用于人工智能/机器学习和云等数据中心运用，一起跟着PCIe技能逐步遍及，估计很多细分商场将呈现立异用例。

在高速数据传输和核算需求日益增加的今日，PCIe 正在阅历一场史无前例的光互联改造。半导体职业调查此前文章《PCIe，新改造》中对此有详细描绘，在此不再赘述。

PCIe 8.0：继续接连带宽翻倍传统

2025年8月，PCI-SIG协会宣告正在开发的PCIe 8.0规范将把数据速率进步至256GT/s，相较PCIe 7.0再度完结翻倍，并计划于2028年向会员发布。经过x16通道装备，PCIe 8.0的双向带宽将到达1TB/s，为高带宽核算场景带来史无前例的功能空间。

图源：PCI-SIG官网

依据PCI-SIG的阐明，PCIe 8.0规范在功能进步的一起，将继续坚持向后兼容性并满意低推延、可靠性和功耗优化的规划方针。要害特性包含：

256.0 GT/s原始比特率，x16装备完结1 TB/s双向传输速率

引进新的衔接器技能，满意更高信号完好性需求

优化推延与FEC（前向纠错）机制，保证可靠性

增强协议功能以进步有用带宽利用率

继续下降功耗，满意绿色数据中心与移动核算需求

依据PCI-SIG发布的速率开展趋势能看到，PCIe规范均匀每三到四年完结一次速度翻倍迭代。在PCIe 7.0到8.0的跃迁中，通道信号质量、走线规划和封装资料都将面对新的应战。

未来，PCIe 8.0或许推进以下技能开展方向：

先进封装与芯片间互连：协同规划将成为高功能核算渠道的中心竞赛力。

光互连技能：在更高传输速率下，电信号完好性受限，光互连或将在PCIe 9.0乃至更早的扩展中引进。

体系功耗优化：数据中心对能效的苛刻要求将促进PCIe协议继续迭代低功耗特性。

PCIe的商场解析与优势图谱

（PCIe1.0-8.0的带宽比照表格 图源：PCI-SIG官网）

在曩昔二十多年中，PCIe技能一直是高功能、低推延I/O衔接的首选处理计划。从1.0的2.5 GT/s到7.0的128 GT/s，再到8.0的256 GT/s，PCIe简直每一代都将速率翻倍，显示出技能开展的迅猛速度。

这一趋势的背面，是核算需求的继续迸发，也反映出PCIe技能对高功能核算、数据传输需求继续增加的支撑效果。

AI/ML练习与推理：大模型练习已打破数千亿参数规划，GPU、AI加快卡和存储体系的互连需求激增。

高速网络与边际核算：低推延传输和海量数据处理要求更高的I/O带宽支撑。

量子核算与HPC：需求高吞吐、低推延的体系级互连架构。

轿车与国防范畴：自动驾驶和航空电子对实时性和可靠性的要求使高速总线规范成为要害组件。

从运用商场来看，PCle在多个职业场景中有着不同的运用状况。云核算范畴占有最大比例（超越50%），估计将继续主导PCle架构在数据中心和服务器范畴的运用商场；在轿车商场中，PCle的选用率自2020年起稳步上升，这是因为轿车职业对AI和ADAS需求增加所造成的；移动设备商场中，PCle的商场比例稳定在10%-20%左右，首要用于智能设备和高效互联技能；消费类电子商场里，PCle的比例逐步扩展，在家庭设备和个人电脑中继续得到运用；而在工业范畴，跟着工业自动化和IoT的开展，PCle的选用率呈缓慢增加趋势，其重要性日益凸显。

图源：FMS

详细来看，PCIe接口凭仗其高带宽和低推延的特性，被广泛运用于各类核算设备中：

图形处理器（GPU）： PCIe接口用于衔接高功能GPU，为图形烘托、人工智能练习等使命供给高速数据传输通道；

CPU与主板芯片组通讯：CPU处理器经过PCIe通道与主板南桥芯片（PCH）衔接，操控周边设备（如USB、SATA接口）；

固态硬盘（SSD）： PCIe接口被广泛用于NVMe SSD，明显进步了存储设备的读写速度；

网络接口卡（NIC）： 高带宽的网络接口卡一般选用PCIe接口，保证数据传输的高效性；

高功能核算（HPC）： 在HPC体系中，PCIe接口用于衔接不同核算节点和存储设备，以完结数据的高速传输。

不难理解，PCIe作为广泛选用的芯片间互联协议，其架构优势在于削减圆桌动漫辛巴在线观看了互操作性应战。这一特性有助于用户完结异构核算，行将CPU、GPU和AI加快器进行结合，经过规范化的互联技能，极大地进步了异构核算的功率和功能。

尤其是在对 AI 技能的支撑方面，PCIe具有高带宽、低推延和兼容性的特色，这些特性使其成为支撑AI技能广泛布置和增加的重要柱石。其前向和后向兼容性协助决策者在布置AI技能时进步灵敏性，可以有用缩短布置周期，而且下降布置危险，这使得PCIe在AI职业的选用率将会很高。

依据此，有相关数据猜测，到2030年，PCIe技能在AI商场（包括边际AI和数据中心AI）的总可用商场估计可达27.84亿美元，年均复合增加率为22%。其间，边际AI商场估计将以50%的年均复合增加率快速增加，这是因为企业不断布置边际服务器且AI技能日益遍及。

PCIe应战与竞合：专用技能冲击下的包围之路

PCIe接口从2001年开展至今，在协议的完好性上现已树立足够高的“护城河”。

但跟着职业不断演进，在GPU卡间互联体系中，PCIe作为传统互联接口正面对明显应战。该体系选用CPU与GPU别离的架构，CPU担任使命调度，GPU专心并行核算，而处理器间的互联带宽和拓扑结构直接影响功能发挥。

传统架构中，GPU经过PCIe衔接CPU导致无法直接点对点通讯，且CPU供给的PCIe通道数量约束了GPU扩展；即使凭借PCIe Switch完结多GPU接入和P2P通讯，跟着GPU占比攀升，PCIe带宽远低于处理器与本地内存的带宽，逐步成为体系功能瓶颈。

为打破这一约束，英伟达和AMD别离推出NVLink、Infinity Fabric等面向GPU的高速互联技能，经过更高带宽和更低推延进步数据传输功率，支撑大规划GPU集群构建，充沛开释核算潜力。但此类技能归于厂商私有计划，难以跨渠道适配其他GPU场景，存在生态封闭性约束，也推进了敞开异构智能加快体系的探究。

在此布景下，2024年5月由Google、Meta、微软、AMD、Intel等科技巨子联合建立的UALink（Ultra Accelerator Link）联盟应运而生。该联盟致力于开发敞开的职业规范，聚集AI数据中心GPU网络通讯优化，旨在打破英伟达在该范畴的主导位置，经过会聚职业力气供给更高效、灵敏的跨渠道处理计划，呼应人工智能对高速数据传输的火急需求，推进技能合作与立异开展。

此外，在PCIe面对NVLink等专用互联技能冲击、带宽瓶颈逐步凸显的趋势下，Intel早在2019年3月还推出了CXL（Compute Express Link）协议接口，为高功能异构核算场景供给新的互联处理计划。

CXL选用“兼容演进”战略，将协议封装于PCIe链路层数据包中传输，在CPU端的PCIe总控后端经过业务标识分流CXL专属业务至专门处理逻辑，完结了与PCIe 5.0接口规范的兼容，可直接在PCIe 5.0架构上运转，既接连了PCIe的硬件生态根底，又进一步稳固了其在核算机体系中的中心影响力。

该协议的中心方针是完结CPU与GPU、FPGA及其他加快器之间的高速高效互联，满意异构核算对低推延、高带宽数据交互的需求。从生态布局来看，Intel经过构建这一通往内存的“高速路”，企图在GPU、DPU等加快设备的互联中把握主导权——例如第四代英特尔至强可扩展处理器最多支撑4个CXL设备，兼容CXL Type1和Type2类型，经过设备接入数量与类型的操控形成对加快设备的制衡。现在NVIDIA等厂商也已参加CXL联盟，这一敞开协议不只为内存密集型和IO密集型场景供给更高功能价值，更成为Intel在高速互联范畴应对技能应战、平衡职业生态的要害布局。

在AI年代网络互联技能的选型中，PCIe、NVLink、CXL等计划的挑选成为职业重视的焦点。

不过，这一挑选并非单一技能好坏的判别，而是需求结合多重维度归纳考量，未来技能格式的演化不只依赖于技能立异的打破，更受商场需求导向与职业协作生态的深刻影响。关于企业而言，在AI网络互联的技能选择中，需依据本身对功能指标、本钱操控、运用场景适配及长时间开展兼容性的归纳评价，才能在动态改变的技能浪潮中找到最适合的途径。

写在最终

现在数据中心中广泛运用的代次是PCIe 5.0和PCIe 6.0；2027年后PCIe 7.0或将开端大规划选用，逐步遍及并顶替前代规范；PCIe 8.0的规划化运用估计呈现在2030年今后，将进一步进步带宽和传输功能。

图源：FMS

那么，PCIe传输速率每代次翻倍，是否具有可继续性？

对此有专家表明，尽管PCIe传输速率每代次翻倍的趋势尽管已继续了很多年，但其可继续性逐步面对多方面的应战。从技能和物理层面来看，这一增加趋势并非无限继续。假如要保证传输速率的继续增加，还将在许多技能方面发挥重要效果，例如：

先进信号调制，例如选用的PAM4调制技能，在未来或许进一步优化或引进更杂乱的信号编码。

光互连技能代替铜线传输的部分约束，光纤互连可完结更高带宽和更低功耗。

封装与资料立异经过改善主板布线、半导体资料和封装技能，削减信号损耗。

更高效的过错纠错技能优化FEC和CRC等技能，下降高速传输的误码率。

展望未来，PCIe技能的速率演进将深度饯别“光-电协同、软硬结合、场景泛化”的开展逻辑。从PCIe 8.0完结256 GT/s的带宽打破，到更久远的技能迭代，其间心打破途径明晰可辨：经过光互连技能打破电信号传输的物理瓶颈，依托协议架构立异进步传输功率，凭借智能化调度优化资源分配。这种多维协同的技能道路，旨在高速率、低推延、高可靠性与本钱效益之间构建精准平衡。

作为支撑数字根底设施的中心互联技能，PCIe不只将继续稳固在通用核算范畴的柱石位置，更将成为AI练习集群、量子-经典混合核算等前沿场景的“数字高速公路”。其敞开生态与继续进化才能，将为数字经济的规划化立异供给坚实的技能底座，推进核算架构向更高效、更灵敏、更具扩展性的未来演进。

*免责声明：本文由作者原创。文章内容系作者个人观念，半导体职业调查转载仅为了传达一种不同的观念，不代表半导体职业调查对该观念附和或支撑，假如有任何贰言，欢迎联络半导体职业调查。

本文来自微信大众号 “半导体职业调查”（ID：icbank），作者：L晨光，36氪经授权发布。