当前学科:电气工程公共基础
  • 题目: 单选题
    在VHDL语言中,信号赋值语句使用的代入符是()

      A=

      B:=

      C<=

      D==

    答案: <查看本题扣1积分>

    查看答案

    答案不对?请尝试站内搜索